(你必须安装了PDF
浏览器才能浏览本网页，你可以到
www.husoon.com
下载） |
| 前言
|
| 目录
|
第一章FPGA/CPLD概述
内容包括：
1.1 FPGA/CPLD的基本概念
1.2 PLD发展历程及概述
1.3 PLD的结构和原理
1.3.1 基于乘积项（Product-Term）的PLD结构
1.3.2 乘积项结构PLD的逻辑实现原理
1.3.3 查找表（Look-Up-Table）的原理与结构
1.3.4 查找表结构的FPGA逻辑实现原理
1.3.5 选择CPLD还是FPGA？
1.4 FPGA/CPLD的开发和设计
|
第2章 ALTERA可编程逻辑器件
}内容包括：
2.1 ALTERA器件介绍
2.2 MAX7000系列器件特点、性能
2.2.1 基本特征
2.2.2更多特性
2.2.3 MAX器件简介
2.2.4 功能描述
|
| 第三章 HS102型FPGA/CPLD实验板 内容包括：
33.1 实验板原理
3.1.1 电源电路
3.1.2 主芯片EMM7128SLC7128电路
3.1.3 下载电路
3.1.4 时钟电路(CLK)
3.1.5 发光二极管（LED）电路
3.1.6 七段数码管（SMG）显示电路
3.1.7 交流频控蜂鸣器(SPEAK)电路
3.1.8 继电器(RELAY)控制电路
3.1.9 按钮(S)电路
3.1.10 拨位开关(SW)
3.1.11 232接口电路
3.1.12 PS/2接口电路
3.2实验板布局
3.3实验板资源说明
3.4排针两侧对应关系
|
| 第四章 Max+plusII10.2的使用
内容包括：
4.1 MAX+plusII 软件和license的获得
4.2 MAX+plusII 软件的安装
4.3 MAX+plusII 软件的license设置
4.4 MAX+plusII 软件的驱动设置
4.4.1 WIN2000 添加驱动
4.4.2 WINXP添加驱动
4.4.3 WINNT添加驱动
4.5用VHDL语言设计三人表决器
4.5.1打开MAX+plusII
4.5.2新建VHDL文档
4.5.3输入设计文件
4.5.4保存文件
4.5.5检查编译
4.5.6创建一个设计的符号
4.5.7波形防真
4.5.8下载验证
4.6 用原理图输入的方式设计三人表决器
4.7用verilog-HDL语言设计三人表决器
|
| 第五章.
Quartus4.2软件的使用
内容包括：
5.1 Quartus4.2软件和license的获得
5.2 Quartus4.2 软件的安装
5.2.1安装quaratus4.2
5.2.2安装quaratus4.2补丁SP1
5.2.3 LICENSE设置
5.2.4 Quartus4.2其他
5.3 用Verylog-HDL设计“三人表决器”
5.3.1打开Quartus4.2:
5.3.2新建工程：
5.3.3建立新的Verilog-HDL文件
5.3.4保存Vrilog-HDL文件
5.3.5指定芯片：
5.3.6 编译项目
5.3.7指定管脚：
5.3.8波形仿真：
5.3.8下载验证
5.3.10其他
|
第六章 HS101型FPGA/CPLD实验板设计实例
包括如下内容：
6.1 LED输出控制
6.2 走马灯控制
6.3 流水灯控制
6.4 交通灯控制
6.5 按键输入
6.6 家用楼梯灯的控制电路
6.7 三路选择器
6.8 优先编码器
6.9 PWM输出控制
6.10 数码管静态控制
6.11 数码管动态控制
6.12 数码管上显示流动的“HS”
6.13 蜂鸣器输出控制
6.14 数字电子琴
6.15 继电器控制
6.16 RS232通讯
6.17 三态电路实现
6.18 测试程序
|
|
| 附录一：部分配件连接图示。 |
| 参考资料 |
|
|